

به نام خدا



دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

درس مدارهای مجتمع خلی فشرده

تمرین دستی دوم

نام و نام خانوادگی	بهزاد جنتی
شماره دانشجویی	810103098
نام استاد	دکتر شقایق وحدت
تاریخ ارسال	1404/01/12

1	پرسش 1: رسم stick diagram تابع داده شده
1.1	1.1 صورت سوال تمرین)
1.2	1.2 پاسخ بخش الف)
1.3	1.3 پاسخ بخش ب)
2	پرسش 2 – نوشتن تابع f برای threshold gate و رسم شماتیک و stick diagram آن
2.1	2.1 صورت سوال تمرین)
2.2	2.2 پاسخ سوال بخش اول)
2.3	2.3 رسم stick diagram
3	پرسش 3 – پیدا کردن تابع متناظر با استیک دیاگرام و رسم شماتیک
3.1	3.1 صورت سوال تمرین)
3.2	3.2 نوشتن تابع و رسم شماتیک)
4	پرسش 4 – تحلیل نمودار داده شده
4.1	4.1 صورت سوال تمرین)
4.2	4.2 پاسخ سوال)

شکل‌ها

شکل 1. عنوان تصویر نمونه.....**Error! Bookmark not defined.**

جدول‌ها

جدول 1. عنوان جدول نمونه **Error! Bookmark not defined.**

پرسش 1: رسم stick diagram تابع داده شده

1.1 صورت سوال تمرین


۱- (۳۰٪) تابع زیر را در نظر بگیرید:

$$f = \overline{(A + B)} \cdot (C + D \cdot E)$$

الف) شماتیک ترانزیستوری معادل تابع فوق را رسم کرده و در صورت وجود، یک مسیر اولیه برای آن مشخص کنید.


ب) Stick Diagram این تابع را رسم کنید.

1.2 پاسخ بخش الف



1.3 پاسخ بخش ب


جواب مربوط به این بخش را میتوانید در صفحه بعد مشاهده کنید.



پرسش 2 - نوشتن تابع f برای threshold gate و رسم شماتیک و stick diagram آن

2.1 صورت سوال تمرین)

۲- (۲۰٪) شکل زیر یک Threshold Gate را نشان می دهد. در این نوع گیت ها، خروجی یک تابع به حاصل جمع وزن دار ورودی ها وابسته است و زمانی که این حاصل جمع وزن دار از یک آستانه ی مشخص بیشتر شود، خروجی ۱ خواهد بود. به عبارت دیگر، این گیت ها تصمیم می گیرند که آیا مجموع وزن دار ورودی ها به یک مقدار خاص رسیده است یا خیر. این نوع گیت ها در طراحی مدارهای پیچیده و شبکه های عصبی دیجیتال کاربرد دارند.



گیت threshold با آستانه‌ی ۲ از سه ورودی A, B و C می‌تواند به صورت زیر تعریف شود:

$$f(A, B, C) = A + B + C \geq 2$$

در این گیت، خروجی برابر ۱ خواهد بود اگر تعداد ورودی‌های برابر ۱ در این گیت ۲ یا بیشتر باشد. در غیر این صورت خروجی صفر خواهد بود.

رابطه‌ی منطقی بولی (Boolean logic) مورد نیاز برای تولید f را بنویسید، شماتیک ترانزیستوری CMOS مربوطه را طراحی کنید و سپس Stick Diagram آن را رسم نمایید.

2.2 پاسخ سوال (بخش اول)

در پاسخ این سوال یا باید بعد از out یک not بذاریم یا تمام ورودی‌ها رو نات کنیم به خاطر pmos ها.

$$f(A, B, C) = A + B + C \geq 2$$

گیت threshold با آستانه ۲ از سه ورودی:

با بررسی بیشتر صورت سوال متوجه می‌شویم تابع f خواسته شده از ما همان تابع Majority یا اکثریت است.

$$f = AB\bar{C} + \bar{A}BC + A\bar{B}C + ABC$$


حال برای رسم شماتیک تابع باید ابتدا آن را ساده کنیم:

برای ساده کردن از خاصیت idempotency (خودتوانی) استفاده می‌کنیم




$$f = \underbrace{AB\bar{C} + \bar{A}BC}_{AB(\bar{C} + C)} + \underbrace{A\bar{B}C + ABC}_{BC(\bar{A} + A)} + \underbrace{ABC}_{AC(B + \bar{B})}$$

$$ABC = ABC + ABC + \dots$$

$$f = AB + BC + AC$$



گراف شماتیک پایین بر:



$$\begin{array}{l} ABCABC \\ BCCAAB \\ \underline{BABCCA} \end{array}$$

حال به رسم شماتیک ترانزیستوری آن می‌پردازیم:

شبه بالا بر (PUN):

چون pmos باید خروجی نات کنیم:


شبه پایین بر (PDN):

(می‌توانیم تمام ورودی‌ها رو همان‌ت کنیم.)

آپشن ۲
« شماتیک ترانزیستوری تابع f »

خط به دنبال می‌رود و دیگری متوقف در دو طرف می‌نویسیم:


2.3 رسم stick diagram



پرسش 3 - پیدا کردن تابع متناظر با استیک دیاگرام و رسم شماتیک

3.1 صورت سوال تمرین)

۳- (۴۰٪) تابع متناظر با Stick Diagram شکل زیر را استخراج کرده و شکل ترانزیستوری آن را رسم کنید.



3.2 نوشتن تابع و رسم شماتیک) در پاسخ سوال زیر برای تابع f چون ورودی ها برای

ترانزیستور **pmos** هستند باید ورودی هایی که در پاسخ ابتدایی بدست آوردیم را **not** کنیم

که در جواب زیر نیز مشاهده می کنید: (دلیل: **pmos** ها با صفر فعال میشوند).

ج ۳) در ابتدا برای یافتن تابع f منطقی با $stick\ diagram$ داده شده باید شماتیک شبیه بالا را از روی تصویر داده شده بدست آوریم:

شماتیک شبیه بالا به (pull up network):

حال برای نوشتن تابع باید تمام مسیرهایی که از V_{DD} به out در می آید را بنویسیم.

عبارت چهارم از تابع حذف می شود به خاطر خاصیت:

$$A \cdot \bar{A} = 0$$

هر چیزی $\cdot$ هر چیزی $= 0$

رسم شماتیک از روی ترانزها برای تابع f :

رسم شماتیک شبیه بالا به:

ترانزیستورهای PMOS (PUN) و NMOS (PDN) را می توان به صورت زیر نمایش داد:

شماتیک تابع f بر اساس $stick\ diagram$ داده شده

ترانزیستورهای PMOS (PUN) و NMOS (PDN) را می توان به صورت زیر نمایش داد:


ترانزیستورهای PMOS (PUN) و NMOS (PDN) را می توان به صورت زیر نمایش داد:

پرسش 4 - تحلیل نمودار داده شده

4.1 صورت سوال تمرین)

در صفحه بعد میتوانید صورت سوال مربوط به این بخش را مشاهده کنید.

۴- (۱۰٪) همان طور که در شکل زیر مشاهده می شود، ظرفیت خازنی واحد طول یک سیم، با کاهش نسبت عرض سیم به ضخامت دی الکتریک (W/T_{di}) به صورت یکنواخت کاهش نمی یابد، بلکه در نهایت به یک مقدار حدی همگرا می شود. علت این پدیده را توضیح دهید.



4.2 پاسخ سوال)

تحلیل تغییرات ظرفیت خازنی واحد طول سیم با کاهش نسبت W/T_{di}

با دقت بیشتر در نمودار مشاهده می شود که با کاهش نسبت عرض سیم به ضخامت دی الکتریک (W/T_{di})، ظرفیت خازنی واحد طول سیم از یک مقدار حدی کمتر نمی شود و به یک مقدار حدی پایین همگرا می شود. این پدیده به خصوص در محدوده W/T_{di} کمتر از 0.4 قابل مشاهده است.

علت این پدیده:

اثر حاشیه ای (Fringing Effect) غالب: در مقادیر کم W/T_{di} (سیم های باریک)، خطوط میدان الکتریکی به صورت قوس دار از لبه های سیم به صفحه زمین می رسند. این خطوط میدان حاشیه ای سهم قابل توجهی از کل ظرفیت خازنی را تشکیل می دهند.

عدم تناسب خطی: در سیم های بسیار باریک، کاهش عرض سیم دیگر به صورت خطی باعث کاهش ظرفیت خازنی نمی شود، زیرا سهم اثر حاشیه ای نسبت به اثر مستقیم بین سیم و صفحه زمین بسیار بیشتر می شود.

تغییر از مدل خازن صفحه‌ای به خازن سیمی: در مقادیر بسیار کم W/Tdi ، ساختار بیشتر شبیه به یک سیم در بالای صفحه زمین می‌شود تا یک صفحه موازی. در این حالت، ظرفیت خازنی به صورت لگاریتمی با قطر سیم و فاصله آن از زمین ارتباط پیدا می‌کند.

تأثیر پارامتر H/tdi : همانطور که در نمودار مشاهده می‌شود، برای دو نسبت مختلف H/tdi (1 و 0.5)، هر دو منحنی در مقادیر کم W/Tdi به مقادیر حدی متفاوتی همگرا می‌شوند که نشان‌دهنده تأثیر ارتفاع سیم از صفحه زمین بر این پدیده است.

مقایسه با $Cp-p$: خط نقطه‌چین که نشان‌دهنده ظرفیت خازنی نقطه به نقطه $(Cp-p)$ است، رفتار متفاوتی را نشان می‌دهد که با کاهش W/Tdi به صفر میل می‌کند، در حالی که ظرفیت خازنی واحد طول سیم چنین رفتاری ندارد.

این همگرایی به یک مقدار حدی پایین نشان می‌دهد که حتی با کاهش بیشتر عرض سیم، ظرفیت خازنی واحد طول از یک مقدار مشخص کمتر نخواهد شد. این موضوع در طراحی مدارهای مجتمع با ابعاد بسیار کوچک اهمیت دارد، زیرا نشان می‌دهد که کاهش عرض سیم‌ها از یک حد معین، تأثیر قابل توجهی در کاهش ظرفیت خازنی پارازیتی نخواهد داشت.

در ادامه توضیحات جامع تر به همراه شکل و فرمول آورده شده است:

ج ۴) در این سؤال از ما خواسته شده تا دلیل اینکه با کاهش نسبت عرض سیم به ضخامت دی الکتریک (W/Tdi) به صورت بی‌نهایت ظرفیت خازنی واحد طول یک سیم ناهمگنی می‌تواند به یک مقدار محدود میل کند را توضیح دهیم:

در ابتدا باید خازن یک سیم را بررسی کنیم:

$$C_{wire} = C_{pp} + C_{fringe}$$

parallel plate

حسب همان طریقه که از فرمول صفحه‌ای است ظرفیت خازنی واحد طول یک سیم از دو مؤلفه تشکیل می‌شود:

① C_{pp} (خازن صفحه‌ای موازی - که در شکل نیز مشخص است.) این خازن (مؤلفه) با کاهش نسبت عرض سیم به ضخامت دی الکتریک به صورت خطی و پیوسته کاهش می‌یابد.

$$\left\{ \begin{array}{l} \frac{W}{Tdi} \text{ به کاهش} \\ \frac{W}{Tdi} \text{ به شکل خطی کاهش می‌یابد.} \end{array} \right. \Rightarrow \frac{W \epsilon_0 \epsilon_r}{Tdi} = \frac{\epsilon_0 \epsilon_r W}{Tdi}$$

② $C_{fringe} =$ (خازن حاشیه ای) ناشی از خطوط میدان الکتریکی است که به شکل خمیده از لبه های جانبی ران (در شکل کشیده شده است) به سمت صفحه مربع حرکت می کند. این ظرفیت (خازن) به شدت به لبه ها و انضای خطوط میدان بستنی دارد و در عرض های کوچک سیم (لبه های کوچک) به مؤلفه غالب تبدیل می شود. چرا ظرفیت به یک حد مشخصی همگامی شود؟

در نسبت $t_{d,i}$ های بزرگ (سیم های پهن، $\downarrow$) بعضی اصلی ظرفیت خازن از نوع C_{pp} یا خازن صفحه موازی است. وقتی عرض سیم را کاهش می دهیم ($\downarrow$) ظرفیت C_{pp} کاهش می یابد (همان طور که در نمودار مشخص است). و بسیار کم می شود اما ظرفیت خازن حاشیه ای به ظرفیت اصلی و غالب در اینجا تبدیل می شود.

C_{fringe} ، از لبه ها و میدان های الکتریکی کناره ای ایجاد می شود و به صفر نمی رسد (با کاهش $t_{d,i}$) بلکه به یک مقدار صری می کند. در این حالت ظرفیت کی (C_{wire}) دیرک های فی یاب و به مقدار ظرفیت حاشیه ای همگامی شود.

علت همگامی ظرفیت خازنی به یک مقدار صری در نسبت های لبه کوچک ، غالب شدن ظرفیت حاشیه ای (Fringing Capacitance) نسبت به ظرفیت خازن صفحه به صفحه (C_{pp}) است. ظرفیت C_{fringe} متناسب از عرض بسیار کوچک سیم است (همان طور که در فرمول بالا مشاهده می کنید). و به مقدار صری محدود می رسد که موجب همگامی ظرفیت کی (C_{wire}) می شود.

نکته مهم) دو نکته در پاسخ های سوال 2 و 3 اعمال شده است که در بالای جواب ها این موارد ذکر شده برای سوال 2 چون شبکه بالابر از ترانزیستور های pmos ساخته شده باید یا تمامی ورودی هایی که در جواب قرار داده شده (شماتیک کشیده شده) می بینید را نات کنید یا باید out را not کنیم (در شماتیک کشیده شده) هر دو گزینه ممکن است.

برای سوال 3 هم تابعی که در جواب سوال می بینید فقط مسیرهایی هستند که از vdd به out داریم و برای به دست آوردن تابع دقیق چون ترانزیستور ها pmos اند باید تمامی ورودی های نوشته شده در فرم این تابع f را نات کنیم ولی فرم تابع دست نمی خورد که در جواب سوال اینکار انجام شده است.

((پایان))

